毕业设计-EDA综合设计实验平台的设计—PCB设计，共47页，26538字，附PCB图、原理图、答辩PPT、开题报告等
摘要
随着电子设计技术的发展，高效便捷的设计模式已成为设计者追求的重点。EDA技术作为现代电子设计技术的核心，设计者可以仅利用软件的方式完成对系统硬件功能的实现，为数字系统的设计带来极大的灵活性，在提高设计的效率和可操作性的同时，减轻了设计者的劳动强度，EDA实验平台将一直备受电子设计者的青睐。
本课题针对EDA实验开发系统进行研究与设计，通过使用模块细分的设计模式，将整体EDA实验平台划分为多个模块，将相同功能模块合并，将不同功能模块区分，对各模块进行逐一设计实现，完成一套多功能接口的EDA实验平台，并对所设计电路进行调试和验证。
关键词：电子设计；EDA；硬件设计

ABSTRUCT
With the development of electronic design technology, efficient and convenient design model has become the focus of designers pursuit. EDA technology as the core of modern electronic design technology, designers can only use the software on the hardware capabilities of the system to achieve a great deal of flexibility for the design of digital systems, at the same time improve the efficiency of the design and operability , reducing the labor intensity of designers, EDA experimental platform has always been electronic designers of all ages.
The topic for EDA experimental development system research and design, by the design of the module sub-mode, the overall EDA experimental platform is divided into multiple modules, the same function module combination, distinguish between the different functional modules, each design of each module achieve complete set of multi-function interface EDA experimental platform and circuit design debug and validation.
KEYWORD：Electronic design;EDA;Hardware Design

目录
第1章 引言 5
1.1 课题背景与意义 5
1.1.1 EDA的发展 5
1.1.2 VHDL的应用 6
1.2 课题内容 7
1.3 课题研究所使用的方法 9
第2章 EDA综合设计实验平台逻辑设计 11
2.1 系统框架 11
2.2 功能模块设计 12
2.2.1 编程下载模块 12
2.2.2 液晶显示模块 15
2.2.3 数码管显示模块 17
2.2.4 存储器模块 20
2.2.4.1 FLASH存储器 20
2.2.4.2 SDRAM存储器 23
2.2.4.3 SSRAM存储器 27
2.2.4.4 存储器总结 29
2.2.5 A/D转换模块 29
2.2.6 电源模块 32
2.2.7 fpga控制核心 35
2.2.8 时钟电路的设计 36
2.2.9 复位电路的设计 37
2.2.10 蜂鸣器模块的设计 38
第3章 PCB设计 39
3.1 布局 39
3.2 布线 40
第4章 设计优化及遇到困难和解决方法 42
第5章 总结 44
致谢 45
参考文献 46

1.2 课题内容
该综合实验平台设计的主要目标是为计算机专业的EDA设计课程提供一个统一的实验平台，让同学能够更加深入的理解所学的知识，并提供了一个很好的实践机会，能够在最短的时间内通过实际的操作来验证所学的内容。同时也为同学们提供了一个很好的简单FPGA程序的开发、验证环境。该平台以高性能的FPGA为基础平台，配合一些外部接口部件，以VHDL为实验设计语言，为学生自主设计和实现各种硬件实验提供较大的方便。
该实验平台采用的是ALTERA的Cyclone II型号为EP2C70的核心芯片，并设计两个2个容量为64MB的SDRAM，可以用作提供系统执行的外部存储。一个容量为8MB的FLASH，可以用来存储该实验台的操作系统。5V电源输入及两个电压转换模块，为各个不同输入电压需求的芯片提供合理电压输入。一个产生50Mhz的时钟模块。同时设计8个按键、8个拨动开关输入、8个7段数码管及一个LCD显示屏，以方便用户的显示和操作。RS232串口设计2个以及3.3V的40口芯片扩展接口一个。 整体的设计模块分为以下几个部分：编程下载模块、液晶显示模块、数码管显示模块、LED显示模块、蜂鸣器模块、开关按键模块、数字信号模块、高速同步SDRAM模块、大容量快速FLASH模块、高速异步SRAM模块、A/D转换及D/A转换模块、RS-232串口模块、复位电路、电源模块等。这些模块的实现主要通过“EDA综合设计实验平台的逻辑设计”和“EDA综合设计实验平台的PCB设计”这两个过程。最终实现的是能够运行一些简单验证性试验的通过VHDL语言实现的程序。 该设计的主要特色是摆脱传统的复杂系统的设计，实现精简化设计，操作简单，使初学者能够更快的上手使用，也方便初学者对这一实验平台组成上的理解，为他们以后的学习带来了极大的方便。
设计中SSRAM选用的是IS61LPS51236A芯片，大小为512Kx36b，内部自定义时钟周期，独立的字节写控制和全局写控制，使用的是PBGA的封装模式，提供低功率静态存储，及可用于通信网络的高性能存储器。使用的是CMOS存储模式，提供高速的存储和输出功能，所有的I/O都是通过边缘的控制信号锁进行的控制。
SDRAM选用的是IS42S16160B，时钟频率为166143MHZ，使用电压为VDD 3.3V、VDDQ 3.3V，使用接口为LVTTL接口，内部自动刷新，随机行地址刷新方式，每8K刷新周期64ms，54引脚BGA封装类型，高速CMOS管，动态随机存储器。大小为256MB，共8192行，512列。该SDRAM包含自动刷新模式，电源管理模式，所有信号都注册的是时钟的上升沿。
FLASH使用S29GL064A芯片，大小64Mb，使用3V单电压输入输出，读取电流18ma。由4194304个字组成，8388608字节，提供8位的数据总线，可用于主机系统的编程和EPROM的编程。平均读取时间为90nm，8字节的缓冲页。通过命令进行数据初始化，当程序设计开始执行，主机系统只需要在DQ7或者DQ6引脚上获得芯片状态，或者通过READ/BUSY来判断芯片是否执行输出完成。为了程序设计的需要，控制线由四条缩短为两条。芯片设置RESET引脚，不管系统或进程处于哪种状态，该芯片将被重置，系统无法再次读取相应的数据，数据将会初始化，芯片将会等待新的程序的到来。同时芯片提供写保护功能，数据具体是保护第一次的数据还是最后一次修改的数据，依靠的是数字的模式，并且数据在编程过程中也是受到保护的。
本课题使用2x16位LED显示屏，该显示屏组建是在LSI控制下建立的，控制端有一个8位的指示器，包括IR（Instruction Register）和DR（Data Register），其中IR存放控制信号，包括清零和光标的移动以及一些显示信息的RAM中的地址，IR的输入为MPU。DR存储的是从RAM中读取的即将显示的数据，当地址信息被输入到IR，则DR获得RAM中读取出来的数据，通过RS（Register Selector ）信号来选择两个指示器中的一个。当BF（Busy Flag）被置为1时，控制器LSI则处于全局模式，并且下一个信号将不会被接收，当RS=0并且R/W=1，这时BF用于控制DB7引脚的输出，下一次的数据输出需要等待BF标志位0。
网卡芯片使用的是DM9000A，该芯片是一个完全集成的和具有消耗低的单芯片引脚，快速以太网控制器与通用处理器接口，一个10/100M PHY和4K双字SRAM，使用的是低电压3.3V和5V的IO输入输出。该芯片提供8位和16位的数据宽度，PHY适合在10Base-T 下的UTP3、4、5和100Base-TX下的UTP5，为IEEE802.3u标准，同时支持IEEE802.3x标准。封装使用的是48引脚的LQFP，支持字节获字的输入输出，拥有10/100M的自动数据处理能力。
课题使用核心芯片为ALTERA公司的Cyclone II FPGA产品，该芯片是依靠1.2V的输入电压和90纳秒的SRAM读取速度。18X18支持多重高性能DSP应用，使用低消耗来解决高电压的应用，并且支持不同的I/O状态和单状态，包括LVDS、mini-LVDS、LVPECL、不同的HSTL以及不同的SSTL，单状态支持2.5V和1.8V的SSTL，1.8V和1.5V的HSTL，3.3V的PCI和PCI-X，1.5V的LVCMOS和3.3V、2.5V、1.8V的LVTTL。4608LEs到68416LEs为芯片提供了高质量的实现方式。
以上即为本实验课题所使用的主要核心芯片，在实现过程中还使用了电源芯片、AD./DA芯片、ISP芯片以及一些接口芯片等。在这些芯片的选取上，主要考虑的是芯片的性能是否可以达到要求、可获得性、及芯片与其他类芯片的结合是否发挥各个芯片的最大效益。
该实验平台的设计面向所有的FPGA 用户，既可以用来学习FPGA基础设计知识，也可以开发一些简单的设计，通过对该平台的实现，为EDA的教学提供较大的方便，学生可以通过对简单的实验平台有更多的认识和了解，从而极大的提高对所学知识的掌握深度。
1.3 课题研究所使用的方法
本课题所使用的实现技术是自底向上和模块划分实现方式，由基本模块电路图生成电路方块图，首先实现各个基本模块原理图，然后制作子系统项目方块图，最后设计系统项目方块图。了解各个模块之间的联系，各模块间的连接关系，以及各个模块在整体系统中的地位，然后对相应的模块进行细分，每个模块都包含多个小的部分，每个小部分都实现特定的功能。
系统整体实现一个较完整的EDA实验平台，该平台包括控制核心FPGA 、数据储存、下载配置、电源转换、网络控制、AD转换器、LCD显示、按键阵、LED显示阵、数码显示阵、按钮阵及扩展接口等功能部分。各个部分都受来自核心FPGA的控制，并为核心提供所需数据、电压及输入输出等。
其中核心处理器部分使用的是ALTERA公司的Cyclone II FPGA产品中的EP2C70芯片，该芯片高集合低消耗为电子设计带来极大的效益。
数据存储使用的是SSRAM、SDRAM及FLASH，该三种存储器的使用，为整个系统提供稳定可靠的数据存储方式，其中FLASH因断电可保持，使其在程序存储方面发挥了不可替代的作用，用户不必但心因为断电而带来的麻烦，存储在FLASH中的程序可以随时直接读出，因此在FPGA开发板中一般用来存储应用程序（C程序等），用户可以将程序或用户数据烧写入Flash，可以通过NiosII IDE中提供的工具“Flash Programmer”来实现，非常方便，当然也可以自己写代码来将数据烧写入Flash。而SDRAM是多Bank结构，例如在一个具有两个Bank的SDRAM的模组中，其中一个Bank在进行预充电期间，另一个Bank却马上可以被读取，这样当进行一次读取后，又马上去读取已经预充电Bank的数据时，就无需等待而是可以直接读取了，因此在FPGA开发板中一般作为NIOS 处理器的RAM和程序运行空间。
下载配置包括一个USB接口，EPC存储器。其中USB接口用于连接计算机和实验台。 EPC为一个配置芯片，一般来说Altera公司Cyclone或者CycloneII系列FPGA相应的配置器件会选择EPCS系列串行FLASH。一般使用AS模式下载EPCS系列器件。但有时候可能遇到AS模式不能成功下载的案例，原理图以及PCB板都是按照推荐电路设计，这时候我们可以通过Flash Loader检验EPCS器件是否良好。即通过JTAG方式下载EPCS系列器件。如果这种方式还是不能进行正确的AS模式的下载的话，可能EPCS器件本身已经不能正常工作了，此时可以建议更换配置芯片了。在AS模式下，由目标FPGA来主动输出控制和同步信号（包括配置始终）给Altera专用的串行配置芯片EPCS。
电源转换实现的是输入12V电压，输出3.3V、5V、1.8V、1.2V等，所选用的芯片为LTM4600和LTM4603EV-1及LT1963AES8。其中LTM4600为系统提供1.2V/10A电源，LTM4603EV-1为系统提供3.3V/6A电源，LT1963AES8提供1.8V/1.5A电源。
网络模块提供8/16位数据传送，包括以太网接口及DM9000A高速以太网接口芯片，以太网接口为标准RJ45接口，该接口芯片集成10/100M物理层接口；内部带有16K字节SRAM用作接收发送的FIFO缓存；支持8/16bit两种主机工作模式；通过HP认证的AUTO-Mdix(支持直接互连自动翻转)功能；支持TCP/IP加速(IPV4 check sum offload)减轻CPU负担，提高整机效能；10ns I/O读写时间。DM9000A以太网控制器遵循IEEE颁布的802.3以太网传输协议。该电路还集成了EEPROM接口，自举时通过EEPROM接口输入到芯片中，从而实现自动初始化。

论文大小：12.15MB
论文格式：word+pdf+ppt+SchLib+SCHDOC
论文专业：计算机科学与技术
论文编号：207806
论文文件预览：
共8文件夹，87个文件，文件总大小：12.15MB，打包后大小：3.67MB

• 毕业设计-EDA综合设计实验平台的设计—PCB设计
• 1091000260
• EDA综合设计实验平台的设计-1091000260-罗文斌
• EDA综合设计实验平台的设计-1091000260-罗文斌
• 原理图库
• 2 X 16 DIGIT LCD.SchLib  [4.50KB]
• 24MHZ.SchLib  [4.50KB]
• 74HC245.SchLib  [5.00KB]
• 93LC46B.SchLib  [4.50KB]
• ADC0809.SchLib  [5.00KB]
• APIN1.SchLib  [4.00KB]
• BANK1.SchLib  [11.00KB]
• BANK2.SchLib  [11.00KB]
• BANK3.SchLib  [7.00KB]
• BANK4.SchLib  [11.00KB]
• BANK5.SchLib  [11.00KB]
• BANK6.SchLib  [11.00KB]
• BANK7.SchLib  [11.00KB]
• BANK8.SchLib  [11.00KB]
• bat54s.SchLib  [5.00KB]
• BOX Header 2X20M.SchLib  [26.50KB]
• BUTTON.SchLib  [5.00KB]
• CPLD ISP.SchLib  [4.50KB]
• DAC0832.SchLib  [4.50KB]
• DM9000At.SchLib  [6.50KB]
• DOUT1.SchLib  [4.00KB]
• EP2C70F896.SchLib  [5.00KB]
• EPCS16.SchLib  [4.00KB]
• EPM3128AT.SchLib  [11.00KB]
• EXT_CLOCK.SchLib  [5.00KB]
• FLASH 8Mx8.SchLib  [6.50KB]
• Fraze.SchLib  [4.50KB]
• FT245BL.SchLib  [5.50KB]
• IMP611.SchLib  [4.00KB]
• IrDA.SchLib  [4.50KB]
• ISP1362.SchLib  [6.50KB]
• LT1963AES8.SchLib  [4.50KB]
• POWER.SchLib  [15.00KB]
• RJ45INTLED.SchLib  [4.50KB]
• SAA7113.SchLib  [5.50KB]
• SDRAM 16Mx16.SchLib  [6.00KB]
• seg7_4.SchLib  [5.00KB]
• SPK.SchLib  [5.00KB]
• SSRAM 512Kx36.SchLib  [11.00KB]
• Switch.SchLib  [4.50KB]
• USB B-TYPE.SchLib  [5.50KB]
• YLT.SCHLIB  [174.00KB]
• 原理图
• 7_segment.SCHDOC  [177.00KB]
• BANK1&2.SCHDOC  [596.00KB]
• BANK3&4.SCHDOC  [573.50KB]
• BANK5&6.SCHDOC  [592.00KB]
• BANK7&8.SCHDOC  [590.00KB]
• ETHERNET.SCHDOC  [189.00KB]
• FLASH&SD Card.SCHDOC  [124.00KB]
• IN_OUT_3.SCHDOC  [162.00KB]
• IN_OUT_4.SCHDOC  [262.50KB]
• IN_OUT_5.SCHDOC  [265.00KB]
• LCD.SCHDOC  [311.50KB]
• Main.SchDoc  [84.00KB]
• POWER&CONTROL.SCHDOC  [875.50KB]
• power.SchDoc  [361.00KB]
• POWER_TRUE.SCHDOC  [297.50KB]
• SDRAM.SCHDOC  [171.00KB]
• SSRAM.SCHDOC  [320.00KB]
• 封装
• 50MHZ晶振.PcbLib  [23.00KB]
• 74HC.PCBLIB  [25.00KB]
• 93LC46B.PcbLib  [24.50KB]
• cap.PCBLIB  [28.50KB]
• CPLD_ISP_IDC10.PCBLIB  [23.50KB]
• DM9000A.PCBLIB  [37.50KB]
• EPM3128AT.PCBLIB  [36.00KB]
• flash.PcbLib  [30.00KB]
• LT1963AES8.PcbLib  [23.50KB]
• LTM4600.PCBLIB  [36.50KB]
• LTM4603EV.PCBLIB  [38.00KB]
• PcbLib1.PcbLib  [31.00KB]
• Pin.PcbLib  [22.50KB]
• res.PcbLib  [22.50KB]
• reset.PcbLib  [23.00KB]
• RJ45封装.PcbLib  [24.50KB]
• SDRAM.PcbLib  [77.00KB]
• SSRAM.PcbLib  [30.00KB]
• SW4贴片按键.PcbLib  [23.00KB]
• TI Converter Analog to Digital.PcbLib  [79.50KB]
• PCB设计
• PCBDESIGN.PCBDOC  [1.97MB]
• EDA综合设计实验平台的设计-1091000260-罗文斌.ppt  [2.30MB]
• 1091000260-罗文斌.doc  [974.94KB]
• 1091000260_中期检查表.pdf  [3.95KB]
• 1091000260_开题报告.pdf  [6.37KB]
• 1091000260_成绩单.pdf  [2.46KB]
• 1091000260_答辩记录单.pdf  [2.43KB]
• 1091000260_进度报告.pdf  [6.72KB]